快乐飞艇平台上:接待您拜候长沙鹏翔电子科技无限公司声发射分站

手艺操纵

您以后的地位:首页手艺操纵

抢先的声发射装备焦点供给商

手艺操纵

基于CPLD的声发射旌旗灯号传输体系设想

宣布日期:2017-05-05 17:15    阅读次数:次

弁言
声发射手艺是光纤传感手艺和声发射手艺相连系的产物,是今朝声发射手艺的成长趋向。它将高活络度声发射传感器装置于受力构件外表以组成必然数量的传感器阵列,及时领受和收罗来自于资料缺点的声发射旌旗灯号,进而经由进程对这些声发射旌旗灯号的辨认、判定和阐发来对资料毁伤缺点停止检测研讨并对构件强度、毁伤、寿命等停止阐发和研讨。
在现实的构件检测中,现场声源旌旗灯号凡是是在100~800 kHz之间的微小高频旌旗灯号,并且资料毁伤检测、声发射源定位常常须要多个传感器组成传感器阵列,而声发射旌旗灯号的数据传输体系必须达到640 Mbps以上的数据传输才能;并应具备敷衍突发或永劫间数据领受和存储才能。本文便是操纵CPLD来完成对声发射旌旗灯号的收罗,从而有用处置了数据的及时传输和存储题目。
1 体系计划设想
本计划接纳FIFO存储器组成内部大容量数据缓冲区,而操纵PCI总线的DMA传输体例与微机停止高速数据传输。现场声发射旌旗灯号颠末AD转换和驱动电路驱动后进入PCI板卡,而后将部分数据锁存,同时将并行旌旗灯号转换为串并行旌旗灯号,经由进程CPLD节制逻辑电路存入FIFO。当FIFO存储器中的数据达到必然状况时,CPLD节制逻辑会发生间断旌旗灯号给PCI9054总线节制器,以后由后者启动DMA传输将数据传人计较机内存中。DMA传输完成后,PCI9054发生通道间断,并由计较机将数据从内存掏出存入硬盘。该数据存储传输模块的整体框图如图1所示。

150930H56-0

2 FIFO数据存储电路设想
FIFO是一个祖先先出的双口缓冲器,为保障全部体系一般使命,FIFO存储器许可体系停止DMA操纵,以进步数据的传输速率。不然,数据传输将达不到传输请求,并且会大大增添CPU的承担,乃至没法同时完成数据的存储。
本设想在数据传输体系中接纳了六片IDT72281芯片来缓存数据,并将其分红两组,此中由三片FIFO停止字宽扩大,图2所示是其缓存传输表现图。按照这类设想,其字宽可达27位,能够传输24位数据和两个OTR位。

15093015T-1

3 CPLD逻辑节制
本体系中因为要对高速旌旗灯号停止处置,是以,对节制旌旗灯号的时序请求比拟严酷。在节制芯片的挑选上要尽可能选用时延小、速率快的芯片。本设想接纳美国Altera公司的MAX7000S系列可编程逻辑器件EPM7128SLC84-15,并接纳MAX+PlusⅡ来完成体系的输出、编译、考证及编程,进而完成向量测试及仿真.最初的数据可经由进程下载线传输到芯片中来完成芯片的设置装备摆设。
3.1 CPLD逻辑节制电路
CPLD为采样节制器的焦点,数据传输所请求的严酷时序节制干系就由CPLD担任处置。它在本体系中首要担任发生与PCI9054的握手旌旗灯号、数据存储器的片选旌旗灯号和读写节制旌旗灯号。CPLD的核心旌旗灯号接口如图3所示。

150930DG-2

CPLD可按照FIFO存储器的时序节制请求发生节制旌旗灯号,并在第一个时钟周期中将数据别离存入FIFO和数据锁存器74LS373中,而在第二个时钟周期将锁存器中的数据再存入FIFO,从而完成并行数据向串行数据的转换。同时按照存储器的相干旌旗灯号向PCI9054节制器收回间断请求,并在PCI9054读取数据时发生呼应的节制逻辑。
3.2 CPLD节制逻辑
当并行数据进入板卡后,CPLD起首将一部分数据存入锁存器,而将另一部分数据间接存入FIFO。但此时必须将写时钟旌旗灯号WCLK停止二分频,以便在一个AD转换周期内完成两次FIFO写操纵。当FIFO数据达到半满时,CPLD便向PCI9054收回间断请求,并由PCI9054将该请求传入计较机。若体系呼该当中请,则在间断呼应法式内收回读号令,以读取字节数和地点旌旗灯号等。
PCI9054经由进程LHOLD请求LOCAL总线节制权,而CPLD则经由进程LHOLDA呼应,以使PCI9054能获得部分总线的节制权。PCI9054起首将PCI地点窄间映照到本地地点空间,接着启动本地总线的散聚DMA周期。CPLD收到读旌旗灯号(LW/R)、地点选通旌旗灯号(ADS)和地点(LA16、LA17)后便起头传递数据。当LA16位为0,LA17位为1时,体系将使能后三片FIFO的读使能端(REN2),以使后三片FIFO数据线上的Q0~Q31有用而同时也使PCI9054的筹办好旌旗灯号(READY)有用,起头数据传递。在最初一个数据传递之前,BLAST旌旗灯号有用,以后,CPLD将在一个时钟周期后使FIFO的读使能(REN1或REN2)有用,从而完成一次数据传递进程。
3.3 节制法式设想
PCI9054单周期读、写和DMA读的VHDL说话时序节制状况机设想如图4所示。图中,S0为余暇状况。当本地总线请求旌旗灯号LHOLD被置1时转到S1,不然留在S0。S1为总线坚持状况,此状况下应将本地总线呼应旌旗灯号LHOLDA置1。如ADS旌旗灯号为0且LW/R为1则转到S3,如ADS旌旗灯号为1且LW/R和BLAST为0则转到S4,这类状况标明这次读操纵为单周期读。S2为DMA读状况,在此状况下应将READY旌旗灯号和FIFO读使能旌旗灯号REN1置0。如BLAST为1,则标明这次DMA读取还未完成,应持续留在S2,如BLAST为0,则标明这次DMA读取完成,可转到S4。S3为单周期写状况,此状况下也要置READY旌旗灯号为0以表现写数据有用,并在BLAST为0时转到S4。S4为读写操纵完成状况,当LHOLD被置0时,标明PCI9054不再请求本地总线,此时应转到S0,当BLAST为0且LHOLD为1时,标明PCI9054还要停止数据读写,故应转到S1持续操纵。

1509302363-3

3.4 节制法式逻辑的仿真成果
MAX+PLUSⅡ是开辟Aletra公司的FPGA/CPLD系列产物的软件东西,本设想操纵此东西供给的设想情况和设想东西来对CPLD节制法式停止开辟和调试。其功效时序如图5所示。

1509303a9-4

CPLD的设想是用VHDL编程完成的。本设想的操纵代码都已颠末仿真,并在现实调试中获得操纵。
4 体系驱动法式设想
本设想操纵DriverWorks的DriverWizard来成立WDM框架法式。可按照设想须要增加法式代码,从而完成PCI装备的DMA传输体系驱动法式,以履行DMA操纵、拜候I/O端口和存储器空间、处置器间断和拜候PCI。按照体系须要,驱动法式的关头是三个方面:硬件拜候、间断处置和DMA传输。
KdmaAdapter类可用于成立一个DMA适配器,以标明一个DMA通道的特点和供给串行化拜候办事;KDmaTransfer类则用于节制DMA的传输和启动DMA传输,以传输DMA数据缓冲区物理地点和字节数,DMA传输竣事后,数据将由公用缓冲区拷贝到操纵数据缓冲区;KCommon DmaBuffer用于完成公用缓冲区的操纵。对DMA操纵,本体系还供给了一个特别的内存,即公用缓冲区。该当申明的是,公用缓冲区是罕见的体系资本,该当防止华侈操纵。
5 竣事语
本文给出了数据缓存、传输模块节制电路的设想,并接纳VHDL说话和CPLD很好的完成逻辑节制使命和体系驱动法式的编写与调试。尝试成果标明,该数据存储传输模块的硬件、软件使命非常靠得住、不变,可完成640 Mbps(80 MByte/s)以上及时数据的存储与传输,完整能知足声发射旌旗灯号收罗的请求。

湖南省长沙高新区文轩路27号麓谷企业广场A4栋507 德律风:0731-84668116,85128115,85128116

Copyright © 2005~2019 长沙鹏翔电子科技无限公司 IS09001 Certified Acoustic Emission products

快乐飞艇是官彩还是私人彩票 快乐赛车app哪个好玩 快乐飞艇用哪个计划 澳洲快乐赛车pk拾计划 快乐飞艇开奖正规吗 快乐飞艇怎么玩内承 有快乐飞艇的彩票app 快乐飞艇定位胆技巧 三分钟快乐飞艇 彩票快乐飞艇玩法